1/5/3

3.

DIALOG(R) File 347: JAPIO

(c) 2006 JPO & JAPIO. All rts. reserv.

01812897 \*\*Image available\*\*
SEMICONDUCTOR MEMORY DEVICE

PUB. NO.: 61-026997 [ **JP 61026997** A] PUBLISHED: February 06, 1986 (19860206)

INVENTOR(s): SAKURAI TAKAYASU

APPLICANT(s): TOSHIBA CORP [000307] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 59-149175 [JP 84149175]
FILED: July 18, 1984 (19840718)
INTL CLASS: [4] G11C-011/40; H01L-027/10

JAPIO CLASS: 45.2 (INFORMATION PROCESSING -- Memory Units); 42.2

(ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL: Section: P, Section No. 471, Vol. 10, No. 180, Pg. 39, June

24, 1986 (19860624)

#### ABSTRACT

PURPOSE: To accomplish the high integration by connecting a source of a MOSFET to a power source voltage impressing point at a low potential level.

CONSTITUTION: A source of MOSFET11 is connected to a power source voltage impressing point VSS at a low potential level. A drain of the MOSFET11 and a gate of a MOSFET12 are connected at a node 13, while a drain of an FET12 and a gate of an FET11 are connected at a node 15. Moreover a drain of a MOSFET18 is connected to the node 13. For instance, in case of data reading, a word line WL goes to one level because the nodes 13 and 15 come to a voltage VDD and a VSS, respectively, in ''1'' reading. Even when an FET18 is turned on, a bit line BL keeps the level of the VDD as it is. In case of ''0'' writing, the bit line BL is dropped to the level of the voltage VSS, and then the line WR is made to fall to the voltage VSS. Thus, the nodes 13 is written at the voltage VSS level, while the node 15 is dropped by a coupling due to a gate capacity of the FET11, and written at the voltage VDD level.

# ⑫ 公 開 特 許 公 報 (A)

昭61-26997

@Int Cl.4

識別記号

厅内整理番号

砂公開 昭和61年(1986)2月6日 □

G 11 C 11/40 H 01 L 27/10 7230-5B 6655-5F

審査請求 有 発明の数 2 (全9頁)

**②発明の名称** 半導体記憶装置

②特 額 昭59-149175

**砂出** 願 昭59(1984)7月18日

**砂発明者 桜井 貴** 

川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内

⑪出 願 人 株 式 会 社 東 芝

川崎市幸区堀川町72番地

砂代 理 人 弁理士 鈴江 武彦

外2名

明知(韓

1, 発明の名称

半球体配伍装置

2. 特許請求の範囲

(1)ソースが第1の電源電圧印加点に接続され る第1のトランジスタと、情報書き込み時にパル ス的に駆動される情報盤を込み関御線と、ソース が上記情報復き込み制御線に接続される第2のト ランジスタと、上記第1のトランジスタのドレイ ンと上記第2のトランシスタのゲートが接続され る第1の節点と、上記第2のトランジスタのドレ ィンと上記第1のトランジスタのゲートが接続さ れる第2の節点と、上記第1の節点および第2の 電車電圧印加点との間に挿入される第1の負荷素 子と、上記第2の節点および上記第2の電源電圧 印加点との間に挿入される第2の負荷菓子と、上 起第1の節点にドレインが接続される第3のトラ ンジスタと、上記第3のトランジスタのゲートが 接続されるワード様と、上記第3のトランジスタ のソースが接続されるピット槍とを具備したこと

を特徴とする半導体記憶装置。

(2)ソースが第1の電源電圧印加点に接続され る第1のトランジスタと、情報因き込み時にパル ス的に駆動される情報奪き込み制御籍と、ソース が上記情報書き込み制御線に接続される第2のト ランジスタと、上記第1のトランジスタのドレイ ンと上記第2のトランシスタのゲートが接続され る第1の節点と、上記第2のトランジスタのドレ インと上配第1のトランジスタのゲートが接続さ れる第2の節点と、上記第1の節点および第2の 電源電圧印加点との間に挿入される第1の負荷素 子と、上記第2の節点および上記第2の電源電圧 印加点との間に挿入される第2の負荷素子と、上 記第1の節点にドレインが接続される第3のトラ ンジスタと、上記第3のトランジスタのゲートが 接続されるワード線と、上記第3のトランジスタ のソースが接続されるピット値とからなるメモリ セルを行方向および列方向に配列し、向一行に配 列された上記メモリセルの第3のトランジスタの ゲートを複数のワード線のうち対応するものに共

#### 3, 発明の詳細な説明

#### [発明の技術分野]

この発明は半導体スタティック記憶装置に係り、 特に大容量の記憶装置に使用されるものである。 [発明の技術的背景]

従来、半導体スタティック記憶装置(以下、スタティックメモリと称する)に用いられているメモリセルは、6トランジスタ構成のものや4トランジスタ構成のものが一般的である。ところが、最近ではわずか3個のトランジスタ構成のスタティック型メモリセルが開発されている。

第6回は上記3トランクスタ構成のスタティッ

ク型メモリセルの回路図である。このセルは、M OSトランジスタ 11および 12のソースを共通に接 続し、このソース共通接続点を賃報費き込み制御 44(ライト値)WRに接続し、MOSトランジス タ11のゲートおよびドレインをMOSトランジス タ 12の ド レ イ ン お よ び ゲ ー ト に 交 互 に 接 続 し 、 M OSトランジスタ11のドレインとMOSトランジ スタ 12の ゲート が接続されている節点 13と電源電 圧 V p p との関に負荷としての抵抗14を挿入し、 周様にMOSトランジスタ12のドレィンとMOS トランジスタ 11の ゲートが接続されている節点 15 と電源電圧Vnn との間に負荷としての抵抗16を 押入して双安定回路 17を構成し、さらに上記MO Sトランジスタ11のドレィンにMOSトランジス タ 18のドレィンを接続し、このMOSトランジス タ 18のソースをピット 線BLに、ゲートをワード 糠WLにそれぞれ接続して構成されている。なお、 上記各トランジスタ11、12、18はすべてNチャネ ルのものであるとする。またこれらトランジスタ のしきい値電圧はVェであるとする。

第7図は、上記メモリセルのデータ読み出し時の主要な納御信号および主要な節点の動作放形の概略を示すタイミングチャートである。ここでは一例としてワード槍WLの"1"レベルが電源電圧VDDよりもV¹ だけ大きくされている場合を考える。このとき、節点13にVDDがそのまま出力されるためには、上記V¹ は、

と、ピット線Bしからトランジスタ18、11を通してライト線WRに電流が流れ、ピット線BしのレベルはVssに向かって落ちていく。従って、節点13のレベルは夏高Voまで浮く。ここで節点15のVooレベルを下げないために、Voは、

Va < V T ··· 2 を満たすことが望ましい。これはトランジスタ 18、 11のコンダクタンス比を適当に選ぶことによって 実現される。

第8回は、上記メモリセルのデータ度を込み時の主要な制御信号および主要な節点の動作を決める。まず、クラックを表示するイミングチャートである。まず、ストアとのである。が、からないのでは、から、もともといったが、からないでは、から、カックのでは、から、からはない。では、から、トランジスタ18がオンし、節点13は、いきにより、トランジスタ18がオンし、節点13は、いきにより、トランジスタ18がオンし、節点13は、いきにより、トランジスタ18がオンにある。これにより、トランジスタ18がオンにある。これにより、トランジスタ18がオンにある。これにより、トランジスタ18がオンにある。これにより、トランジスタ18がオンにある。これにより、トランジスタ18がオンにある。これにより、トランジスタ18がオンにある。これにより、トランジスタ18がオンにある。これにより、トランジスタ18がより、前にはいきにより、トランジスタ18がオークを表します。

他方・もともと"O"が記憶されている場合 ("O"ストア)の動作は次の通りである。"1" ストアの時と同様、ライト線WRがVooになる ことにより、筋点15はVooレベルになる。この 後、ワード線WLがVoo+Viになり、トラン シスタ18がオンする。この後、"1"書き込みの

"O" 歯き込みの場合にはピット線B L をVss ルベルに低下させ、これと同時かやや遅れたタイミングでライト線W R を Vss に低下させる。これにより、節点13は Vss にんたが点15はトランジスタ11のゲート容量によるカップのはトランジスタ11のゲート容量によるカップの場合のデクで引き下げられ、Vpp レベルにそれぞれ書き込まれる。これにより、"O"ストアの場合のデータ書き込みが行われる。

第9回は上記第6回のセルの動作を、回路シミュレータSPICEを用いてシミュレーションした場合の詳細なタイミングチャートである。ここ

では、始め即点13で・1 のデータが配価されている状態から50 n S、の時間が経過するまでの期間に"O"のデータが各き込まれ、次の 100 n S・までの期間に再び"1"のデータが書き込まれている。各番き込み動作の前にはデータの読み出し動作が挿入されているが、すべて正常動作していることがわかる。

第10図は上記第6図のように構成されているセルを行方向および列方向に配列した際の一部分の回路図であり、第11図はこの回路を実際に集積化した場合のパターン平面図である。ここでは4個のメモリセルMik、Mil、MJk、MJlが示されている。これら各セルMにおいて各トランシスタ 111、121、131、141は前記第6図中のトランジスタ 11に対応し、各トランジスタ 112・121、132、142は同じくトランジスタ 12に対応し、各トランジスタ 113・123、133・143は同じくトランジスタ 18に対応している。また節点M1は前記節点13に、節点M2は前記節点15にそれぞれ対応している。

および 121の共通ソース領域となるN型不純物を 含む拡散領域、 201は上記トランジスタ 111およ び上記トランジスタ 113の共通ドレイン領域とな るN型不輔物を含む拡散領域、 202は上記トラン ジスタ 112のドレイン領域となるN型不純物を含 む拡散領域、 203は上記トランジスタ 112のソー ス領域となるN型不純物を含む拡散領域、 204は 上記トランジスタ 113のソース領域となるN型不 植物を含む拡散領域、 205は上記トランジスタ 121および上記トランジスタ 123の共通ドレイン 領域となるN型不朽物を含む拡散領域、 208は上 記トランジスタ 122のドレイン領域となるN型不 純物を含む拡散領域、 207は上記トランジスタ 122のソース領域となるN型不純物を含む拡散領 城、 208は上記トランジスタ 123のソース領域と なるN型不轉物を含む拡散領域、 300は上記トラ ンジスタ 131および 141の共通ソース領域となる .N.型不輔物を含む拡散領域、 301は上記トランジ スタ 131および上記トランジスタ 133の共通ドレ

### 特閱昭61-26997(4)

イン領域となるN型不純物を含む拡散領域、 302 は上記トランジスタ 132のドレイン領域となるN 型不純物を含む拡散領域、 303は上記トランジス タ 132のソース 領域 となる N 型 不 純 物 を 含 む 拡 散 領 域 、 304は 上 記 ト ラ ン ジ ス タ (33の ソ - ス 鼠 壌 となるN型不純物を含む拡散領域、 305は上配ト ランシスタ 141および上記トランジスタ 143の共 通ドレイン領域となるN型不純物を含む拡散領域、 | 306は上記トランジスタ | 142のドレイン領域とな る N 型 不 純 物 を 含 む 拡 散 饌 域 、 307は 上 記 ト ラ ン シスタ 142のソース 領域となるN型不 額物 を含む 拡 散 額 域 、 308は 上 記 ト ラ ン ジ ス タ 143の ソ ー ス 餌域となるN型不純物を含む拡散領域、 401は上 記トランジスタ 111のゲート配線となる多結晶シ リコン裔、 402は上記トランジスタ 112のゲート 配線となる多格晶シリコン層、 403は上記トラン ジスタ 121のゲート配像となる多結晶シリコン層、 404は上記トランジスタ 122のゲート配線となる 多 桔 晶 シ リ コ ン 層 、 405 は 上 記 ト ラ ン ジ ス タ 113 と 123のゲート 配限および前記ワード線WLIと

なる多結晶シリコン層、、406は上記トランジスタ 131のゲート配機となる多結晶シリコン層。 407 は上記トランジスタ 132のゲート配線となる多額 届シリコン層。 408は上記トランジスタ 141のゲ ート配軸となる多結晶シリコン層。 409は上記ト ランジスタ 142のゲート配根となる多特品シリコ ン層、 410は上記トランジスタ 133と 143のゲー ト配線および前記ワード線WLJとなる多結品シ リコン屋、 511, 512, 513は、図示しない例え ばアルミニュームなどで構成される前記ライト瞭 WRiに上配各拡散領域 200, 203, 207を接続 するコンタクト部、 514、 515、 518は、図示し ない 例えばアルミニュームなどで 構成される前記 - 307を接続するコンタクト部、 517、518 、519 、 520 は、上記各拡敗領域 204. 304. 208. 308 を図示しない例えばアルミニュームなどで構成さ れる前記ピット線BLに接続するコンタクト部で ある。なお、第11図において前記負荷抵抗の表示

## [背原技術の問題点]

ところで第11図において、バターンの中央部には2つのコンタクト部 511、 514が独立して設けられている。これは、この2つのコンタクト部 511、 514を1つのまとめてしまうと、ライト線WRiとWRJとが同電位になってしまい、第10図の回路が実現されないからである。このため、前記第6図のセルを用いて集積化されるメモリでは、バターン中央に2個のコンタクト部を設けるめ、バターン中央に2個のコンタクト部を設けるめ、バターン中央に2個のコンタクトのを設けるがあるので、その分だけ占有面積が大きなり、十分に路集積化が達成されないという欠点がある。

## [発明の目的]

この発明は上記のような事情を考慮してなされたものであり、その目的は高集積化が実現できる 半導体配色装置を提供することにある。

#### [ 芫明の段要]

上記目的を達成するためこの発明にあっては、 1回のメモリセルを、ソースが低電位のの智慧電 圧印加点に接続される第1のMOSトランジスタ

と、情報自さ込み時にパルス的に駆動されるライ ト 籐 と 、ソースが上記ライト 膝に接続される第 2 のMOSトランジスタと、上記第1のMOSトラ ンジスタのドレインと上記第2のMOSトランジ スタのグートが接続される第1の節点と、上記第 2、のMOSトランジスタのドレインと上記第1の MOSトランジスタのゲートが接続される第2の 節点と、上記第1の節点および高電位の電源電圧 印加点との間に挿入される第1の負荷茶子と、上 配類2の節点および上配高電位の電源電圧印加点 との間に挿入される第2の負荷素子と、上記第1 の節点にドレインが接続される第3のMOSトラ ンシスタと、上記第3のMOSトランジスタのゲ ートが接続されるワード線と、上記第3のMOS トランジスタのソースが接続されるピット樽とで 佛 成 す る こ と に よ り 、 メ モ リ セ ル を 投 及 固 集 積 化 する際に1個当りのパターン面積を従来よりも掐 小化している.

#### [発明の実施例]

は省略した。

以下、図面を参照してこの発明の一度遊例を説

明ずる。

第1図はこの発明に係る半導体記憶装置の1個のメモリセルのみの構成を示す回路図である。この実施例のメモリセルが前記第6図のものと異なるところは、MOSトランジスタ11のドレインを前記ライト線WRに接続する代わりに、VBBEに印加点に接続するようにしたものである。

このドレインがライト (根) (おい (ない ) (はい ) (ない ) (ない

れ、ピット館BLのレベルはVBB に向かって符ちていく。従って、節点13のレベルは最高VB まで浮く。ここで節点15のVbb レベルを下げないために、Va は、

Va < Vr … 2 を満たすことが望ましい。これはトランジスタ 18、 11のコンダクタンス比を適当に選ぶことによって 実現される。

V B G に戻す。 "1" 控き込み ( "1" ライト) のときはトランシスタ 18 がオンしていることにより節点 13 が V D D に、節点 15 が V B B にそれぞれ設定され、 "O" 選き込み ( "O" ライト) のときはピット練 B しが V B B に低下することにより節点 13 は V B B に、節点 15 はトランシスタ 11 のゲート容量のカップリングによって V D D ー V B なるレベルにそれぞれ設定される。 これは時間が経過すれば抵抗 16を通じて V D D レベルになる。これで選き込みが終了する。

他方、もともと"〇"が記憶されている場合
("〇"ストア)の動作は次の通りである。"1"
ストアの時と同様、ライト槍WRがVoomになる。この
も、ワード線WLがVoo+Vょになり、トランジスク18がオンする。この後、"1" 置き込みといる はピット線 B L を Voo のままでライト線 W R を Vssに 低下させ、節点 13を Voom は 15を Vssにそれぞれ 段定する。ライト線 W R のレベルが低下する前は 13のレベルが低下する前は 13のレベルが低下する前は 13のレベルが

"O"書き込みの場合にはピット線 B L をVs B レベルに低下させ、これと同時かやで遅れたタイミングでライト線W R を Vs B に低下させる。これにより、節点 13は Vs B によるカップリングで引き下げられ、 Vp p レベルにそれぞれ書き込まれる。これにより、"O"ストアの場合のデータ書き込みが行われる。このように、この実施例のメモリセルは前記第6図のものと同様に動作する。

しかもこの実施例のメモリセルでは、トランジスタ11のドレインをVBBに接続しているので、 節点15とライト値WRとの間のカップリングキャパシタンスを第6図のものよりも小さくすること ができ、これによりライト線WRの電位が変動し た時に節点15が受ける影響を少なくでき、従って 安定な動作を実現することができる。

第2図は上記第1図のセルの動作を、回路シミュレータSPICEを用いてシミュレーションした場合の詳細なタイミングチャートである。このタイミングチャートは前記第9図のものとほぼのじてあり、このとはこのメモリセルが正常にデータの書き込みおよび読み出し動作を行なっていることを示している。

第3回は上記第1回のように構成されているセルを行方向および列方向に配列した際の一部分の回路図であり、第4回はこの回路を実際に集積化した場合のパターン平面図である。ここでは前記第10回、第11回と同様に4個のメモリセルMIK、MII、MJK、MJIのみが示されている。なお、第11回では前記負荷抵抗の表示が省略されている。各セルMにおいて各トランジスタ 111.

121、 131、 141は前配第 1 図中のトランジスタ 11に対応し、各トランジスタ 112、 121、 132、 142は同じくトランジスタ 12に対応し、各トラン

リの動作が得られる。

成する際に、第3図のようにメモリセルM内のト ランジスタ 18の ゲートを 岡一 行に 配 列されている もの句に対応するワード簡WLに共通に接続し、 メモリセルM内のトランシスタ 12のソースを同一 行に配列されているもの毎に対応するライト線W Rに共通に接続し、さらにメモリセルM内のトラ ンシスタ 18のドレインを同一列に配列されている もの毎に対応するピット粮BLに共通に接続する ことによって (ただしメモリセルMの配列方向 は、図中横方向を行方向、縦方向を列方向として いる)、非選択のメモリセルMの配値データ破壊 を防止することができる。これは、第3回回路を、 メモリセルM内のトランジスタ 12のソースを同一 列に配列されているもの毎に対応するライト題W Rに共通接続するように安えた場合、例えばメモ リセルMIKにデータ曲き込みを行なう際にワー ド雄Wしiを的記のように V p p + V 1 のレベル に設定するものであるが、メモリセルMik、M

j k が接続され、縦方向に走るライト線WR もう イトパルス信号を印加してVnnレベルにしなけ ればならない。このようなことが遺跡して起こっ たり、ライトバルス信号のバルス幅がかなり大き い場合には、上記選択されたメモリセルMikと 同一列に配列、非選択状態の他のメモリセルでは トランジスタ11、12のソースに、零価的にVss レベルの電圧が長期間印加されない事態が発生す る。するとメモリセルの記憶データが破壞されて しまう。ところが、第3図のように、同一列に配 別されているメモリセル毎にライト格及びワード 梯 それぞれを共通接続することにより、非選択状 **戚の各メモリセルには、それぞれ対応するライト** 娘からVss レベルを印加できるので、これら非 選択状態のメモリセルにおいてデータが破壊され る恐れがなくなる。

なお、この発明は上記の一実施例に限定される ものではなく、種々の変形が可能であることはい うまでもない。例えば、上記実施例では各メモリ セルを3個のMOSトランジスタで構成する場合

## 特開昭61-26997 (フ)

について説明したが、これは例えば第5図に示すように前記負荷抵抗14、16の代わりにノーマリーオン型のMOSトランジスタ24、26を用いるような構成にしてもよい。ただしこの場合には1セル当りのトランジスタの散が増加するので第1図の場合よりは集積度が低下する。また上記負荷抵抗14、16の代わりにPチャネルのMOSトランジスタ構成のセルも使用可能である。

また、上記実施例のメモリの動作波形については第7図および第8図と同様であるが、ライトバルス信号の時間的位置とワード線の信号の関係等はこのままでなくともよい。

#### [発明の効果]


以上説明したようにこの発明によれば、高集積化が実現できる半導体記憶装置を提供することができる。


#### 4. 図面の簡単な説明


第1回はこの発明の一実施例に係る半導体配像 装置の1つのメモリセルの構成を示す回路図、第

11、12、18… M O S トランジスタ、14、16… 抵抗、17… 双安定回路、W L … ワード線、B L … ヒット線、W R … ライト線。 M … メモリセル。


#### 出願人代理人 弁理士 鈴红武彦









第 5 . 図







第 6 図




第 7 図




第 9 図



第 8 閏



第11図



# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
□ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.